第2章 数字逻辑电路基础

2.1 数字逻辑的基本状态

2.1.1 逻辑状态的表示方法

在日常生活和实践中，常常遇到相互对立的两种状态，如电位的高与低、开关的通与断、晶体管的导通与截止、灯的亮与灭等，如表2-1所示。对包括这些相互对立状态的事件，用数字逻辑符号表示时，一种状态用“1”表示，另一种状态用“0”表示。但这里的1和0并不是表示数量的大小，而是作为一种符号表示两种对立的逻辑状态，即1表示存在，而0表示不存在。因此，把它们称为逻辑1和逻辑0，以区别于数字符号的1和0。

表2-1 常见的对立逻辑状态举例

2.1.2 数字逻辑电路的基本状态

按照逻辑关系组成的电路称为逻辑电路。逻辑电路只有两种状态：通常将1称为逻辑1，将0称为逻辑0，即所谓二值逻辑。逻辑电路中用逻辑1表示高电位，逻辑0表示低电位。二值逻辑的基本逻辑关系只有逻辑与、逻辑或及逻辑非。与其相对应，完成这3种功能的电路有与门电路、或门电路及非门电路。

2.2 数字逻辑门电路

基本数字逻辑门常见为数字逻辑与门、数字逻辑或门与数字逻辑非门三种，由这三种基本逻辑门经过不同的组合还可以组成不同功能的组合门。

2.2.1 数字逻辑与门电路

只有当决定一些事件的条件全部具备之后，这些事件才会发生，把这种因果关系称为与逻辑关系。

1.与门电路真值表

为了理解与逻辑关系，以如图2-1（a）所示为例，开关A、B是串联关系，只有这两只开关全部被接通时，灯才会亮，否则灯不亮。

如果以A=1、B=1表示开关闭合，A=0、B=0表示开关断开，F=1表示灯亮，F=0表示灯灭，则可以得出输入变量A、B各种取值的组合和输出变量F的对应关系，如表2-2所示，这样的表称为真值表。

表2-2 与逻辑关系真值表

2.逻辑与表达式

如果将表2-2所示的输入和输出关系用下列逻辑表达式来表示，即可得

F=A·B

式中“·”表示与，也可以将其省略而写成

F=AB

3.逻辑与运算符号

表示逻辑运算的图形符号，称为逻辑运算图形符号，简称逻辑符号。逻辑与图形符号如图2-1（b）所示。

4.多输入变量逻辑与表达式

式F=A·B可以推广到多输入变量的一般形式，即

F=A·B·C·D·…=ABCD…

5.逻辑与特性总结

图2-1和表2-2中的F与AB之间的与关系可表示为

与运算的运算规则可归纳为有0出0，全1为1。

6.由二极管组成的与门电路

实现与门的电路有多种，图2-2所示电路中的序号1列出了由二极管组成的与门电路，同时也给出了3种不同输入时的输出情况。由结论可以看出，该电路可以正常地完成逻辑与门的电路功能。

2.2.2 数字逻辑或门电路

或门就是两个条件中的一个或两个均存在时，事件就会发生的意思，逻辑或关系的特点不限于一个条件。

1.或运算真值表

为了理解逻辑或关系，以如图2-3（a）所示为例，开关A、B为并联关系，只要将两个开关A与B中的任一个或两个同时合上，灯泡均会亮。这种因果关系就是逻辑或的关系。对开关及灯泡的假定条件同与运算一样，逻辑或关系的真值表如表2-3所示。

2.逻辑或表达式

逻辑或用语言可表达为只要A或B闭合的条件满足，灯F亮的目的就可以实现。其逻辑表达式为

F=A+B

式中“+”表示或，不是普通代数中的加号。

表2-3 逻辑或关系真值表

3.逻辑或运算符号

逻辑或也被称为逻辑加。逻辑或图形符号如图2-3（b）所示。

4.多输入变量逻辑或表达式

式F=A+B可以推广到多输入变量的逻辑或运算的一般形式，即

F=A+B+C+D+…

5.逻辑或特性总结

图2-3和表2-3的F与A、B之间的或关系可表示为

或运算的运算规则可以归纳为全0出0，有1为1。

6.由二极管组成的或门电路

实现或门的电路很多，既可以是分立元器件也可以是集成电路，图2-2中的序号2列出了由二极管组成的或门电路，同时也给出了3种不同输入时的输出情况及器件工作情况。由结论可以看出，该电路可以正常地完成逻辑或的电路功能。

2.2.3 数字逻辑非门电路

非就是相反或者否定的意思，逻辑非关系的特点是只限于一个条件。

1.非运算真值表

为了理解逻辑非关系，以图2-4（a）所示为例，开关A与灯泡F并联，当开关接通时（“1”状态），灯不亮（“0”状态）；当开关断开（“0”状态）时，灯亮（“1”状态）。这种因果关系就是非的关系。非逻辑关系真值表如表2-4所示。

表2-4 逻辑非关系真值表

2.逻辑非表达式

逻辑非用语言可表达为灯F状态和开关A的状态之间具有“非”的逻辑关系。其逻辑表达式为

式中A上的“—”表示非。

3.逻辑非运算符号

逻辑非也称为逻辑反，非运算也称为求反运算。逻辑非图形符号如图2-4（b）所示。

4.非门特性总结

图2-4（a）及表2-4的F与A之间的非关系可表示为

非运算的运算规则可以归纳为有0出1，是1为0。

5.三极管非门电路

图2-2中的序号3就是一个由三极管组成的非门电路。这个电路只有一个输入端A和一个输出端F。当输入端A为低电平时，VT基极电位因为负值而截止，F为高电平UCC；当输入端为高电平时，VT导通，输出F接近于0V（一般硅三极管饱和时的饱和压降约为0.3V）。说明该电路能实现逻辑非功能。

2.2.4 复合数字逻辑门电路

复合逻辑是指由与、或、非3种基本逻辑关系组合而成的逻辑关系。完成这种逻辑关系的电路称为逻辑门电路。常见的复合逻辑门电路主要有与非门、或非门、与或非门、异或门及同或门等。

1.与非门电路

与非逻辑门是由与、非两种基本逻辑关系按先与后非的顺序复合而成的。其逻辑运算符号如图2-5（a）所示。这是一个2输入与非逻辑。其逻辑表达式为

由此可知，与非逻辑的运算规则：有一个输入为0时，输出为1；只有输入全为1时，输出才为0。

2.或非门电路

或非逻辑门是由或、非两种基本逻辑关系按先或后非的顺序复合而成的。其逻辑运算符号如图2-5（b）所示。这是一个2输入或非逻辑。其逻辑表达式为

由此可知，或非逻辑的运算规则：有一个输入为0时，输出为0；只有输入全为0时，输出才为1。

3.与或非门电路

与或非门是由与、或、非3种基本逻辑关系按照先与后或再非的顺序复合而成的。其逻辑运算符号如图2-5（c）所示。这是一个4输入与或非逻辑。其逻辑表达式为

由此可知，与或非逻辑的运算规则：当A与B或C与D任一组中输入全为高电平时，输出为低电平；当A与B或C与D两组输入都不全是高电平时，输出为高电平。

4.异或门电路

异或逻辑门运算符号如图2-6（a）所示。这是一个2输入异或逻辑。其逻辑表达式为

式中符号读为异或，是异或运算的逻辑运算符号。

由此可知，异或逻辑的运算规则：当两个输入信号相同时，输出为0；两个输入信号不同时，输出为1。

5.同或门电路

同或门电路运算符号如图2-6（b）所示。这是一个2输入同或逻辑。其逻辑表达式为

式中符号读为同或，是同或运算的逻辑运算符号。

由此可知，同或逻辑的运算规则：当两个输入相同时，输出为1；两个输入不同时，输出为0。

2.2.5 数字逻辑门电路的性能指标

数字逻辑门电路性能指标较多，衡量门电路常用的性能指标主要有以下7个方面。

1.功耗

门电路的电源电压与电源供给电路平均电流的乘积称为功耗。在门输出低电平和输出高电平两种情况下，通过电源的电流不相等，因此两种情况下的功耗也不相等。前者称为导通功耗，后者称为截止功耗。导通功耗大于截止功耗。两者的平均值称为静态平均功耗。此外，还存在有动态功耗，在电路高、低电平转换过程中，有瞬时大电流通过电源，这将形成很大的瞬态功耗。当工作频率很高时，瞬态峰值电流出现的时间在整个周期内所占的比例就不能忽略，因为电路的功耗会随着工作频率的增高而增大。门电路种类不同，功耗也不同。随着门电路工作速度的增加，功耗也会随之增加。

门电路的工作速度与功耗的乘积定义为数字电路的品质因数。品质因数越小，表示在较高的工作速度时，门电路的功耗越小。

2.逻辑电平

逻辑电平是指对应逻辑状态1和0的电平值。通常有输入高、低电平UIH、UIL，输出高、低电平UOH、UOL。为了使输入和输出逻辑电平具有一致性，在一个系统中，要使用一种门电路，在使用逻辑电平不一样的门电路进行连接时，应考虑在其中加设接口电路。

3.扇入系数

扇入系数是指一个门电路具有独立输入端的个数，用Ni表示。

扇入系数限制了逻辑函数中输入变量的个数。若扇入系数为3，则电路只能实现3个（或3个以下）输入变量的门逻辑。

4.扇出系数

扇出系数是指一个门电路能够驱动同系列门的数量，用No表示。

No表示电路输出端带负载的能力。当负载门数目过多时，将会使输出低电平升高到超过规定值。

5.阈值电压

阈值电压是指电路从一种逻辑状态转换到另一种逻辑状态时的输入电压。阈值电压近似为输入高、低电平的中点电压值，也称为门限电压或门槛电压。

6.传输延迟时间

门电路的传输延迟时间是指逻辑状态从门电路的输入端传送到输出端所需要的时间。门电路的传输延迟时间反映了电路传输信号的速度，是门电路的一个重要参数。传输延迟时间越小，门电路的工作速度越高。

门电路的传输延迟时间随负载门的个数增加而增大。门电路带动的负载门数越多，则其负载容量越大，传输延迟时间就越长。

7.噪声容限

门电路在实际使用中，由于各种干扰电压的存在，故影响到输入低电平或输入高电平的数值，因为输出电平取决于输入电压的大小，故当输入端干扰电压超过一定限度时，就可能造成输出电平从一种状态转换到另一种状态，使原来正确的逻辑关系出现错误。所以，为了保证正确的逻辑关系，输入干扰电压有一个最大容许值。

噪声容限是指电路输入电压能够承受噪声干扰的最大值。在该干扰电压作用下，输入信号仍然可不偏离正常逻辑电平。

噪声容限的大小通常用输入电平和阈值电压的差来表示，包括高电平噪声容限和低电平噪声容限。在一般情况下，输入为低电平时的噪声容限与输入为高电平时的噪声容限不相等。通常总希望高、低电平噪声容限相等，这样噪声容限越大，电路抗干扰能力会越强。

以上所述是直流噪声容限，另外还有交流噪声容限，它是指电路输入端出现窄脉冲或瞬间电压脉冲时，电路的抗干扰能力。

门电路在一定噪声环境中正常可靠地工作是十分重要的。噪声容限反映了电路的抗干扰能力。门电路是否容易受到干扰与电路的输入阻抗有关。

2.3 数字逻辑门电路的使用

2.3.1 常用集成CMOS门电路功能及使用说明

常用集成数字逻辑CMOS门电路应用说明如表2-5所示。

表2-5 数字逻辑CMOS门电路应用说明

2.3.2 数字TTL门电路使用常识

在使用TTL门电路时，除了应选用符合逻辑功能的电路外，还要注意以下5个问题。

1.电源电压范围

TTL门电路使用的电源电压范围很窄，通常根据类型的不同而不同。

① I类和Ⅲ类产品为4.75～5.25V，即5×（1±0.05）V。

② Ⅱ类产品为4.5～5.5V，即5×（1±0.10）V，典型值均为UDD=5V。

TTL门电路在使用时，UDD电压不得超过上述范围。

2.输入信号电平范围

TTL电路的输入信号Ui不得高于UDD，也不得低于Uss（地电位）。

3.应消除动态尖峰电流

尖峰电流会干扰门电路的正常工作，严重时会造成逻辑运算错误。降低尖峰电流应注意布线时尽量减小分布电容量，并降低电源内阻值。常用的方法是在电源与地之间接入0.01～0.1 μF的高频滤波电容器。在一般情况下，对小规模集成电路，可在5～10块集成电路上外加一个滤波电容器。同时，为了保证系统正常工作，必须保证电路接地良好。

4.电路外引线脚的连接

电路外引线脚连接时应注意以下5点。

① 正确辨别电路的电源端和接地端，不能接反，否则会烧坏集成电路。

② 各输入端不能直接与高于5.5V或低于-0.5V的低内阻值电源连接，否则会产生较大的电流而损坏集成电路。

③ 输出端应通过电阻器与低内阻值电源连接。

④ 输出端接有较大的容性负载时，应串入电阻器，以防止电路在接通瞬间，产生较大冲击电流损坏电路。

⑤ 除具有OC结构和三态结构的电路之外，不允许电路输出端并联使用。

5.多余引脚的处理

（1）与门

TTL与门电路的多余输入端可以悬空处理，从理论上分析，相当于接高电平输入，但这样容易使电路受外界干扰而产生错误动作。所以，对这类电路不用的门电路或多余输入端往往采取接一个固定高电平，如接电源UDD的做法。

（2）与非门

对与非门多余输入端处理的方法有如图2-7所示的4种。

① 将多余的输入端接电源UDD，如图2-7（a）所示。

② 通过电阻器、电容器去耦电路接固定高电平，如图2-7（b）所示。

③ 与其他已用输入端并联使用，如图2-7（c）所示。

④ 将多余的引出脚端用剪刀剪去，如图2-7（d）所示。

（3）或门、或非门

或门、或非门TTL电路的多余输入端不能悬空，应采取直接接地的方法，如图2-8所示，以保证电路逻辑的正确性。

2.3.3 数字逻辑CMOS门电路使用常识

数字集成电路在电子产品中的应用非常广泛，但因其功能及结构的特殊性，特别是CMOS电路，在使用过程中极易损坏，故应小心操作。

1.电源极性

电源极性不得接反，否则将损坏集成电路。使用集成电路插座时，引脚顺序不允许插反。

2.焊接

焊接时，应采用20W左右内热式电烙铁。电烙铁外壳需接地，防止因漏电而损坏集成电路。每次焊接时间应控制在3～5s内。为了安全起见，也可先拔下电烙铁插头，利用电烙铁的余热进行焊接。严禁在电路通电时进行焊接。

3.未通电绝不能送输入信号

在CMOS电路尚未接通电源时，绝不可以将输入信号加到CMOS电路的输入端。如果信号源和CMOS电路各用一套电源，则应先接通CMOS电路电源，再接通信号源的电源；关机时，应先切断信号源电源，再关掉CMOS电路电源。

4.UDD与USS不得短路

通电以后，不得将UDD（电源）与USS（接地）短路，也不得将输出引脚与电源端短路，否则会损坏集成电路。

5.防感应电压

CMOS电路的栅极与基板之间有一层厚度仅为0.1～0.2μm的二氧化硅绝缘层，由于CMOS电路的输入阻抗高，而输入电容量又很小，只要在栅极上积有少量电荷，便可形成高压，将栅极击穿，造成永久性损坏。

由于人体能感应出几十伏的交流电压，衣服在摩擦时还能产生数千伏的静电，故尽量不要用手或身体接触CMOS门电路的引脚。长期不用时，最好用锡纸将全部引脚短路后包好。塑料袋易产生静电，不宜用来包装集成电路。

6.正确接线

给数字CMOS集成电路接线时，外围元器件应尽量靠近所连引脚，引线力求短捷，应尽量避免使用平行的长引线，否则极易引入较大的分布电容量和分布电感量，容易形成LC振荡。其解决的方法是在输入端串入10kΩ左右的电阻器。

7.高速CMOS应注意电路结构

使用高速CMOS电路时，一定要注意电路结构和印制电路板的设计。输出引线过长，容易产生“振铃”现象，进而会引起波形失真，严重时还会导致电路无法工作。

8.输入规则

① 输入端接低内阻信号源时，应在输入端与信号源之间串接限流电阻器。

② 输入端接大电容器时，为防止电容器放电形成较大的瞬时电流，也应在输入端与电容器之间串接限流电阻器，如图2-9（a）所示。

如果输入端连接线较长，则为了防止在电路输入端产生附加振荡脉冲，也需在门电路输入端串接限流电阻器，如图2-9（b）所示。

9.输出规则

① 除具有OD（漏极开路门电路）结构和三态输出结构的门电路之外，禁止将输出端并联使用。

② 禁止将输出端直接与UDD或USS连接。

③ 为增加CMOS电路的驱动能力，同一芯片上的CMOS门电路允许并联在一起使用。不在同一芯片上的门电路不允许这样使用。

10.抗干扰能力

电源电压应保持在最大极限电压范围之内。电源电压越高，电路抗干扰能力越强，允许的工作频率越高，但功耗会相应增大。

11.防止产生锁定效应

锁定效应也称为晶闸管效应，是CMOS电路的一个特有问题，发生锁定效应会造成器件永久性损坏。产生锁定效应的原因是对元器件使用不当或受外界原因激发后，导致电源电压剧增。为了防止锁定效应，应对输入Ui、输出Uo电压做适当的要求，即：

-UD＜Ui＜UDD+UD-UD＜Uo＜UDDBR+UD

UDD＜UDDBR

式中UD——电路中寄生三极管发射极导通电压；

UDDBR——UDD的击穿电压。

同时，还应采取如下措施：

① 在电源输入端加去耦电路，防止UDD出现瞬时高压；

② 在UDD与外电源之间加限流电阻器，以保护芯片不致过流损坏；

③ 调试电路时应注意接通与关闭电源的顺序。

12.多余引脚的处理

所有不用的输入端，均应根据实际情况接上适当的逻辑电平（UDD或USS），不得悬空，否则电路的工作状态将不确定，并且会增加电路的功耗。

CMOS门电路的多余引脚一般有3种：空脚（NC）、输出端和输入端。

（1）空脚和输出端

对空脚和输出端，通常不用连接，任其闲置。

（2）输入端

对于多余的输入端，则必须做适当的连接，禁止悬空。否则，由于CMOS门电路输入阻抗极高，非常容易引入足以影响电路正常工作的外界干扰。

多余的CMOS门电路输入端的连接，要以不影响其他输入端逻辑功能的原则来处理。根据门电路的逻辑关系可以得到这样的结论。

① 多余的与门输入端和与非门输入端接UDD（电源）或高电平，如图2-10所示。

② 多余的或门输入端和或非门输入端接USS（地）或低电平，也可以通过电阻器接地，如图2-11所示。

③ 多余的CMOS门电路输入端也可以将其与使用的输入端并联起来使用，如图2-12所示。但并接输入端会影响门电路的开关门阈值电压或导致输入电容量增大。前者对用于阈值电压较讲究的电路（如施密特电路）需要加以注意，后者在工作速度较高的电路中要加以考虑。不过一般作为普通用途使用时，则很少涉及这类问题，故并接输入端的方法也是很常用的。

（3）多余门

如果应用一块CMOS门电路，则多余出一个或数个门时怎么办？例如，应用CD4069六反相器，只用了4个非门，多出2个非门。对此，处理的方法大体与上述相同，不同之处有两点：

① 多余门的输入端既可接UDD，又可接USS，任选其一，因为多余门不工作，不必考虑其逻辑关系，但抗干扰仍应考虑；

② 并接输入端方法不适用多余门，因多余门中无使用的输入端。所以，对有多个输入端的多余门电路，应将多个输入端并联后再接UDD或USS。